High speed active overvoltage detection and protection for overvoltage sensitive circuits

Patent Number:

☐: <u>US5479119</u>

Publication date:

1995-12-26

Inventor(s):

TICE THOMAS E (US); CROOK DAVID T (US); KATTMANN KEVIN M (US); LANE CHARLES D

(US)

Applicant(s):

ANALOG DEVICES INC (US)

Requested Patent:

JP9510790T

Application

Number:

US19940344452 19941123

Priority Number(s):

US19940344452 19941123

IPC Classification:

H03K5/153

EC Classification:

H03F1/52, H03G11/00

Equivalents:

AU4141196, F EP0740860 (WO9616476), A4, F WO9616476

Abstract

An overvoltage protection circuit protects against saturation and damage of sensitive circuitry elements. The protection circuit includes an out-of-range detector which compares an input signal to reference levels to determine if it is within a predetermined range of acceptable inputs. If the input is determined not to be within this range, a control circuit substitutes a supplemental signal within the range for the input signal. Digital correction can be provided to correct the output of the sensitive circuit element while the supplemental signal is being substituted. Numerous circuit designs may be used to implement the protection scheme.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出願公表番号

特表平9-510790


(43)公表日 平成9年(1997)10月28日

(51) Int.Cl.*	識別記号	庁内整理番号	FI.		*
G01R 19/00		8803-2G	G01R	19/00	H
19/165		8803-2G	. •	19/165	L
H02H 7/20		7926-5G	H02H	7/20	Z
H 0 3 M 1/12		9065-5K	H03M	1/12	A
. '			審査請求	未請求	予備審査請求 未請求(全 23 頁)
(21)出願番号 特願平8-516889		(71)出額	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	グ デパイセス インコーポレーテ	
(86) (22)出顧日 平成7年(1995)11月1日		月1日		ッド	_
35)翻訳文提出日 平成8年(1996)7月23日			アメリ	カ合衆国02062 マサチューセッツ	
36)国際出願番号 PCT/US95/14158				ーウッド ワン テクノロジー ウ	
87)国際公開番号 WO96/16476		ェイ(番地の表示なし)			
(87)国際公開日	7)国際公開日 平成8年(1996) 5月30日		(72)発明者	・ タイス	・トーマス・イー
1)優先権主張番号 08/344,452		アメリカ合衆国ノース・カロライナ州			
2) 優先日 1994年11月23日			27410,	グリーンズボロ, クロスティンパ	
(33) 優先権主張国	米国(US)			ーズ・	ドライブ 3711
			(74)代理/	,并理士	温浅 恭三 (外6名)
					最終質に続く

(54) 【発明の名称】 過大電圧の高速検出および保護回路

(57)【要約】

過大電圧保護回路が、感応回路要素の飽和および破壊から保護する。保護回路は、入力信号を基準レベルと比較して受入れ得る入力の予め定めたレンジ内にあるかどうかを判定するレンジ外検出器52を含む。入力が当該レンジ内にないと判定されるならば、制御回路62、64が、入力信号に対するレンジ内の補助信号を置換する。補助信号が置換されつつある間、感応回路要素の出力を訂正するためディジタル訂正を提供することができる。当該保護方式を実現するため、多くの回路設計が使用できる。



【特許請求の範囲】

1. 予め定めた信号レンジ外の入力信号から感応回路要素を保護する過大電圧保護回路において、

前記要素に対する入力信号がレンジ外にあるかどうかを決定するレンジ外信号 検出器 5 2 と、

前記レンジ内の補助信号を提供する補助信号ソース72と、

前記入力信号が前記レンジ外になる時、前記レンジ外信号検出器に応答して、前記要素に対する入力として前記補助信号を置換する制御回路 6 2 、 6 4 とを備える過大電圧保護回路。

- 2. 前記補助信号ソースが、前記補助信号を前記信号レンジ内の中間信号として提供する請求の範囲第1項記載の過大電圧保護回路。
- 3. 前記補助信号ソースが、前記レンジ内の複数の補助信号を提供し、前記入力信号が前記レンジ外になる時、前記制御回路が前記レンジ外信号検出器に応答して前記補助信号の選択された1つを置換する請求の範囲第1項記載の過大電圧保護回路。
- 4. 前記補助信号ソースが1つの補助信号を前記信号レンジ内の高い信号として 提供し、別の補助信号を前記信号レンジ内の低い信号として提供する請求の範囲 第3項記載の過大電圧保護回路。
- 5. 差の入力信号を受取る感応回路要素 5.4 に対して、前記入力信号が前記レンジ外になる時、前記制御回路が、前記差の信号を短絡して該短絡信号を前記要素に対する入力として置換することにより、前記レンジ外信号検出器に応答する請求の範囲第1項記載の過大電圧保護回路。
- 6. 前記感応回路要素がディジタル出力を提供し、前記保護回路は更に、前記レンジ外信号検出器に応答して、感応回路要素のディジタル出力を訂正するように接続されるディジタル訂正回路要素104を含む請求の範囲第1項、第2項、第3項、第4項または第5項に記載の過大電圧保護回路。
- 7. 感応回路要素を、予め定めたレンジ外の入力信号から保護する方法において

入力信号が前記レンジ外にあるかどうかを判定するステップと、

前記入力信号が前記レンジ外にあることの判定に応答して、該入力信号を前記要素から遮断し、前記レンジ内の補助信号を提供するステップとを含む方法。

8. 前記感応回路要素がディジタル出力を提供し、前記レンジ外の判定に応答して、前記感応回路要素のディジタル出力を訂正するステップを更に含む請求の範囲第7項記載の方法。

【発明の詳細な説明】

過大電圧の高速検出および保護回路

発明の背景

発明の分野

本発明は、高速多重段/サブレンジ設定用アナログ/ディジタル・コンバータ (high speed multistep/subranging ana log to digital converter) の如き過大電圧感応回路素子(overvoltage sensitive circuit element) により使用される過大電圧検出および保護に関する。

関連技術の記述

アナログ/ディジタル(A/D)・コンバータは、アナログ波形を一連のディジタル・ワードへ変換するため設計された装置である。このような装置の入力は、一般に連続的に変化する電圧信号であり、出力はディジタル出力(1と0)を表わす多重ビット段電圧信号である。A/Dコンバータ内部では、入力信号が周期的な時間間隔(サンプリング速度)で多数の基準電圧と比較される。これらの比較は、入力電圧が一連の基準レベルより大きいかあるいは小さいかを測定し、これにより合計として変動入力の状態を近似的に記述する出力を生じる。連続的であるアナログ入力とは異なり、前記比較は、特徴的に量子化され、従って、連続的な基準電圧レベル間の間隔の大きさと対応する有限な分解能(resolution)を持つ。

アナログ/ディジタル変換における1つの問題は、変換プロセスが有限量の時間を要することであり、サンプリング・サイクルを高周波入力を許容するよう任意に短く設定することができないことを意味する。1秒より多いもの(毎秒1回より少ないサンプリング)から2ナノ秒より少ないものまでの範囲の変換時間での多くの異なるタイプのコンバータがある。A/Dコンバータに対する異なる材料および設計が異なる動作速度に最もよく適し、特定の用途が使用される形式のコンバータを典型的に規定する。幾つかの異なる設計が、Grebeneの「バ

イポーラおよびMOSアナログ集積回路設計(Bipolar and MOS

Analog Integrated Circuit Design)」(John Wiley & Sons、1984年、 $835 \sim 866$ ページ)に 記載されている。並列または同時型のA/Dコンバータは、一般に最速設計の一部であると見なされている。これらは、(変動する基準電圧を持つ同じコンパレータを反復的に用いること、あるいは多数のコンパレータを直列に用いることと は対照的に)各量子化ステップに対して並列に別個のコンパレータを使用する。 並列なアナログ/ディジタル変換は、全変換動作を1つのステップで完了することができ、このためフラッシュ変換(flashconversion)と呼ばれる。図1は、<math>N-ビットのフラッシュ・コンバータの基本的設計を示す。

図1に示されるフラッシュA/Dコンバータにおいては、アナログ入力が端子 2に与えられ、一連のコンパレータ4の可変入力へ送られる(N-ピットのフラッシュ・コンパレータには(2^N-1)個のコンパレータがある)。基準電圧は、一連の抵抗6の両端で正の V_{ref} 端子8から負の V_{ref} 端子10まで維持される。これらの抵抗6は、コンパレータ4の基準入力へ印加される段階的な間隔(step interval)の基準電圧を与える。コンパレータ4は、それらの基準値および可変値の入力信号を端子12で印加されるサンプリング信号により決定される時間間隔で比較する。(2^N-1)個のコンパレータの出力が復号論理サプ回路(decodelogicsubcircuit)14によって組合わされて、<math>Nピットのディジタル・ワードを生じる。

面積および電力の要件における最小限の増加でコンバータの分解能を増すため、多数のフラッシュ・コンバータを組合わせることができる。1つのこのような組立体が多重ステップ/サブレンジ設定コンバータである。図2に示される従来の多重ステップ/サブレンジ設定コンバータは、変換プロセスを2つのステップへ分ける。アナログ入力が、入力端子16に与えられ、追跡および保持要素(track and hold element)18へ送られる。この追跡および保持出力は、加算増幅器20と第1のフラッシュ・コンバータ22の入力の両方へ送られる。フラッシュ・コンバータ22は、ディジタル出力ワードの最初のビット(この場合、4ビット)を形成する出力を生じる。この出力は、ディジタ

アナログ (D/A)・コンバータ24へ送られ、このコンバータがそれを再びアナログ信号へ変換する。D/Aコンバータ24のアナログ信号出力が加算増幅器20へ送られ、この増幅器がそれを元の入力と比較して、最初の変換によって解明されなかった入力情報の更なる詳細を含む残留信号を生じる。この残留信号は次に、より微小な量子化のため第2のフラッシュ・コンバータ26へ送られる。第2のフラッシュ・コンバータ26の出力は、ディジタル出力ワードの2番目の半分である。しかし、残留信号が第2のフラッシュ・コンバータ26の電圧範囲に正確に妥当しなければ、このコンバータはなくなったコード結果を適正に機能することができない。残留信号は、しばしば増幅される。残留信号の増幅は、第2のコンバータの有効感度を過大電圧信号へ増大する。

多くの最速A/Dコンバータは、その高速能力をもとめてバイポーラ接合トランジスタ (BJT) を用いる。BJTが過大電圧を受ける時、このトランジスタはその線形動作レンジから飽和へ駆動される。このため、フラッシュ・コンバータ22および26は、過大電圧を特に受けやすい。過大電圧がゆるやかなものであったとしても、その線形動作レンジから飽和状態へ駆動されたBJTは、回復するのに時間がかかる。この回復時間は、特に過大電圧の大きさに依存するが、しばしば変換サイクルの数倍以上である。極端な過大電圧は、コンバータを恒久的に破壊し得る。飽和状態にある間、コードの逸失または不正がしばしば生じる

従来技術においては、このような過大電圧問題は、入力ダイオードのクランプ、例えばショットキー・ダイオードで対処されてきた。従来の過大電圧の保護設計の一例は、図3aに示される。1対のダイオード28および30は、それぞれそれらのアノードおよびカソードがA/Dコンバータ34のアナログ入力端子32に接続されている。ダイオード28および30の反対の終端は、それぞれ接地および負電圧V_{ref}として示される異なる電圧基準36および38に接続されている。この異なる電圧基準は一緒に、A/Dコンバータへ送られる入力信号のレンジの限度を規定する。入力信号がダイオード(越えられたレンジ限度と対応するダイオード)の規定されたレンジにない時、回路をクランプする。

理想的な回路では、ダイオードのクランプ電圧を所望の入力レンジの極限に正

. 確に等しく設定することが可能である。しかし、実際には、ダイオードは任意に

狭い電圧レンジ内で急激に開路状態から(回路をクランプする)通電状態へ切換 わることができない。図3bは、意図された入力電圧Vinの関数としてA/Dコ ンパータ34の入力へ印加される電圧VADCを制御する際に、0.6ポルトの順 方向バイアスの破壊電圧を有する典型的な1対のダイオード28および30の動 作を示す。3つの異なるタイプの応答が明らかである。即ち、(1)充分に通電 レンジの限度内の入力電圧と対応する領域40における線形の通電、(2)充分 に通電レンジの限度を越える入力電圧と対応する領域42および44における定 常の安全クランプ動作、および(3)通電レンジの限度付近(ダイオードの1つ のクランプ電圧付近)の入力電圧と対応する領域46および48における非線形 応答である。通電状態の過渡への急激な開路によらなければ、クランプ・レベル の選択は、BJTを飽和する過大電圧から保護することと、線形動作を保持する こととの間のかね合いを含む。入力電圧がBJTを飽和するレベルに達する前に 安全にクランプするクランプ・レベルを選択することが、入力電圧が受入れ得る 入力の極値を歪める非線形性を結果として生じる。反対に、線形動作を完全に保 証するクランプ電圧は、ダイオードにBJTを飽和するのに必要な電圧を越える 順方向の電圧降下を促す。

線形性を保持することは、通常はこの上なく重要なことである。線形動作レンジから逸脱すると、コンバータのディジタル出力を入力信号から変化させる。更にまた、BJTが線形レンジへ戻る時、これは極限の電圧レベルから必然的に外れ、これが更に理想的な応答を遅らせ、誤った出力の持続時間を増大する。このように、かね合いの結果は、典型的にトランジスタの飽和の犠牲において線形性を保存することである。

発明の概要

本発明は、レンジ外の入力信号を検出して、高速多重ステップ/サブレンジ設定A/Dコンバータにおいて用いられる如き感応回路要素におけるこのような信号によって生じる飽和および過大電圧の破壊を阻止する新規な回路および方法を提供することを目的とする。本発明は更に、かかる感応要素に対して、レンジ外

の条件の持続時間に対する入力となる補助信号を与えることを目的とする。

これらの目的は、入力信号が予め定めた受入れ得るレンジ内にあるかどうかを

判定する能動型過大電圧入力信号検出器と、予め定めたレンジ内の信号を生じる 補助信号ソースと、入力信号が受入れ得るレンジ外にあることを判定する検出器 に応答して感応回路要素に対する入力としてレンジ外信号に対する補助信号を置 換する制御回路とによって達成される。望ましい実施例においては、前記制御回 路は、検出器の判定に応答する論理ゲートと、レンジ外の信号に対する補助信号 を置換する制御スイッチとを含む。別の望ましい実施例においては、検出器の判 定に応答して感応要素の出力を訂正する出力の訂正が含まれる。

多くの層のこの種の保護回路を用いて、入力バッファと、多数のフラッシュ・ コンバータと、信号処理要素と、多数の破損しやすい入力信号検出器を持つ同じ タイプの他の保護回路とを個々に保護する。

本発明の上記および他の特徴および利点については、当業者には、以降の詳細な記述を添付図面に関して読めば明らかになるであろう。

図面の簡単な説明

図1は、N-ビットの並列A/Dコンバータのブロック図、

図2は、従来の8ビットのサブレンジ設定A/Dコンパータのブロック図、

図3 a は、受動クランプ型の過大電圧保護回路のブロック図、および図3 b は 図3 a に示されたタイプの回路関係で1対のクランプ・ダイオードの出力電圧プロット、

図4aは、本発明の原理による過大電圧保護回路のブロック図、および図4bは、図4aに示されたレンジ外の過大電圧検出器の概略図、

図5は、図4aの過大電圧保護回路の別の実施例のブロック図、

図6aは、図4aの過大電圧保護回路の別の実施例を示すブロック図、および図6bは、図6aに示されたディジタル訂正回路の概略図、

図7aは、本発明の別の特質を示す過大電圧保護回路のブロック図、および図7bは、図7aに示された追跡および保持要素の概略図、

図8aは、図4aおよび図7aに示された実施例による2段の過大電圧検出回

路のブロック図、および図8bは、図8aに示されたバッファ回路の概略図である。

発明の詳細な記述

本発明は本文では多重ステップ/サブレンジ設定A/Dコンバータに関して記述するが、本発明は他の過大電圧感応回路要素の保護にも適用し得る。従って、特定の過大電圧感応回路要素の記述は、本発明の広い範囲内の特定実施例の例示として理解すべきであり、かかる広い範囲の限定と見なすべきではない。同様な要素は同じ番号が示す。

図4 a は、過大電圧が感応回路要素を飽和し、破壊しあるいは遅延し得る前に (単数または複数の)回路要素から過大電圧入力信号を先制して切り離すことで ある本発明によって行われる過大電圧の検出と回路の保護に対する基本的な試み を示す。アナログ入力信号が回路に対して入力端子50で与えられる。レンジ外 の過大電圧検出器52が、前記入力信号を受取って、これが(バイポーラ接合ト ランジスタを使用する多重ステップ/サブレンジ設定A/Dコンバータの如き) 特定のサブ回路要素54、または出力端子56外で接続される他の要素の動作電 圧レンジ外であるかどうか判定する。

検出器52の出力は、2つの検出器出力信号線58および60により制御回路へ送られる。この実施例の制御回路は、(ORゲートである)論理原理62と、スイッチ64とを含む。論理原理62は、検出器52の出力に応答して、線66でスイッチ64(これら実施例において使用されるタイプのスイッチは、Allen等の「CMOS アナログ回路設計(CMOS Analog Circuit Design)」(198~204ページ)に記載される)へ送られる信号を生じる。スイッチ64の固定端子68は、過大電圧感応サブ回路要素54に対する直接入力として接続され、この要素は多重ステップ/サブレンジ設定A/Dコンバータとして図示される。検出器52が入力信号が適切なレンジ内にあることを判定すると、この検出器はスイッチ64を入力端子50に結合された端子70に接続させ、これにより過大電圧感応サブ回路要素54に対する真のアナログ入力を与える。入力信号が入力における過大電圧の検出などにより検出器52

によってレンジ外にあると判定されるならば、論理ゲート62を誘導して出力を 生じる検出器52によって信号が送られ、この出力がスイッチをしてサブ回路要素54を真のアナログ入力から遮断させ、その代わりこれを補助信号端子74に おける補助信号ソース72(望ましい実施例では、電圧発生器)の出力に接続さ

せる。補助信号ソース72は、入力過大電圧条件の期間中サブ回路要素54に対して受入れ得る入力信号電圧を維持する。望ましい実施例においては、補助信号ソースが、真のアナログ入力端子50から一旦遮断されると、サブ回路要素54が動作し続ける中間電圧の信号を与える。この中間信号は、受入れ得る入力のレンジの中間付近の電圧を特徴とする。多重ステップ/サブレンジ設定A/Dコンバータが感応回路要素である望ましい実施例においては、受入れ得る入力信号レンジは、3ないし4ボルトであり、中間レンジは3.5ボルトである。サブ回路要素54の出力は、出力端子56へ与えられる。

入力信号が動作電圧レンジから外れるかどうかの判定は、レンジ外検出器 5 2 内部のコンパレータによって行われ、このコンパレータは高い通常モードの入力レンジと過大電圧回復問題のない入力を有する。この種のコンパレータは、バイポーラまたは金属酸化膜半導体電界効果トランジスタ(MOFET)の如き異なるトランジスタ・タイプで設計することができる。図4 bは、レンジ外検出器 5 2 の 1 つの可能な形態の構成要素および機能を示している。

図4 bにおいて、端子 7 6 におけるアナログ入力は、コンパレータ 7 8 および 8 0 の可変入力へ送られる。このコンパレータは、入力信号を予め定めた基準電 圧レベルと比較して、信号が受入れ得るレンジを越えるかどうかを決定する。 1 つのコンパレータ 7 8 は、信号がレンジの上限を越えるかどうかを判定し、他の コンパレータ 8 0 は信号が下限を越えるかどうか判定する。コンパレータ 7 8 および 8 0 に対する基準電圧は、一連の電圧分割抵抗 8 4 により基準レベルを設定する電圧ソース 8 2 などによって多くの方法で供給することができる。コンパレータが高い共通モードの入力レンジで設計されるので、これらコンパレータは比較的過大電圧回復問題がない。

図5は、本発明の別の特質を示し、図4aに示された実施例の補助信号ソース

と制御回路の変更例を含む。アナログ電圧入力が入力端子50で回路により受取られ、検出器52によりレンジ内にあるかあるいはレンジ外かが判定され、レンジ外であるならば、(図4bに関して述べた方法で)電圧が受入れ得るレンジより高いか低いか判定される。検出器52により行われた判定は、2重の検出器出力信号線58、60により制御回路へ送られる。当該実施例の制御回路は、スイッ

チ64および88を制御するORゲート論理素子62および102をそれぞれ含んでいる。図4aに示された実施例におけるように、スイッチ64の固定端子68は、過大電圧感応サブ回路要素54に対する直接入力として接続される。

入力信号が過大電圧感応サブ回路要素 5 4 (多重ステップ/サブレンジ設定 A /Dコンバータの如き)に対する受入れ得る電圧レンジ内にあるならば、ORゲ ート62からの信号はスイッチ64に要素54を入力端子70における真のアナ ログ入力信号に接続させる。この入力信号がレンジ外であるならば、ORゲート 62は、スイッチ64にサブ回路要素54を真の入力から遮断させて、その代わ りこれを他のスイッチ88の固定端子92に接続される端子90に接続させる。 このスイッチ88は、別の補助信号ソース98および100にそれぞれ接続され る端子94または端子96のいずれかに接続可能である。同様に検出器52の出 力に応答するORゲート102は、どの信号ソースがスイッチ88によりスイッ チ端子92に接続されるかの判定を制御する。検出器52が入力信号が受入れ得 る電圧の下限を越えると判定するならば、ORゲート102が、スイッチ88を して補助信号ソース100に接続させ、これはサブ回路要素54に対する受入れ 得る入力の下限における電圧入力である。入力電圧が受入れ得る電圧の上限を越 えると判定されるならば、受入れ得る入力の上限である電圧入力を提供する補助 信号ソース98がその代わりに接続される。受入れ得る入力信号レンジの上限お よび下限の電圧限度における入力を提供する別の補助信号ソースを含む目的は、 人為的な入力信号を、図4aの中間入力レベルよりも更にアナログ入力の真の状 態を表わす過大電圧感応サブ回路へ与えることである。

図6 a は、図4 a に似ているが出力ディジタル訂正回路104をも含む本発明

の一実施例を示している。代替的な高低の電圧信号ソース98および100の使用によりコンバータ出力を訂正しようと試みる図5とは対照的に、図6aの回路は、出力ディジタル訂正回路104による出力の訂正を行う。

図5のレンジ外検出器52におけるように、線58および60上で送られる検 出器出力は、受入れ得る電圧入力レンジのどの極限値が過大電圧により越えられ たかについての情報を含んでいる。出力ディジタル訂正回路104は線58に接 続され、これから入力信号情報を受取って、接続線106を介して受取る要素5

4の出力信号を訂正する。

図6 bは、1つの可能なディジタル訂正回路の構成要素および機能を示している。訂正を必要とするディジタル出力ワードが、訂正回路104に対して、各々が1ビットのディジタル・ワードを受取る端子108に送られる。これらビットはORゲート110のアレイへ送られ、このアレイは訂正信号を与えられるとビットを変更する。訂正信号は、オーバーライド・ゼロ発生器要素(override zero generator element)112によって与えられる。この発生器要素112は、線58および60から検出器出力を受取る別の対のORゲートと、検出器出力に従ってオーバーライド・ディジタル信号をORゲートのアレイへ選択的に送るディジタル信号発生器とを含む。

図7 a は過大電圧保護方式の別の変更例を示し、これにおいては差の入力信号 (真の信号と、その反転対)が入力端子5 0 および5 1 で与えられる。この差の 入力信号は、過大電圧破壊に対して感度の少ないサブ回路要素114へ直接与え られる。図7 a において、サブ回路要素114 は追跡および保持回路である。

追跡および保持要素114は差の出力線116および118を有し、後者の線は入力を感応サプ回路要素54へ与える。差の入力信号はまた、レンジ外検出器52に接続される。検出器52の出力は、線58および60上をORゲート論理要素120を含む制御回路へ送られ、この制御回路が固定端子124を含むスイッチ122を制御する。検出器が過大電圧を検出しない時は、スイッチ122が開路状態のままであり、感応サブ回路要素54が出力線118からスイッチ端子124を介してサブ回路要素114の出力を受取る。過大電圧が検出器52によ

って検出されるならば、スイッチ122が、(スイッチ端子124と126に跨がって)サブ回路要素114の差の出力116および118を短絡する。差の出力を短絡することによって中間信号が生成され、これがサブ回路要素54に与えられる。この中間信号が要素54を過大電圧から保護する。過大電圧条件にわたって出力端子56におけるコンバータからの適切なディジタル出力を保証するため、ディジタル訂正要素104が設けられ、これは図6aおよび図6bの要素104と同じ方法で検出器出力信号線58および60によって操作される。図7aの回路もまた、サブ回路要素114の出力が差である限り(これにより、

中間信号を生じるように短絡可能である)、差のアナログ入力とは対照的にシングル・エンデッド(single ended;非平衡終端)に適用し得る。

図7 bは、1つの可能な追跡および保持回路の構成要素と機能を示している。 1対の追跡スイッチ128および130が、各保持コンデンサ132および134に対する、また各出力線116および118に対する端子50および51において差の入力を接続する。端子136において誘導された追跡クロック信号が、規則的なパターンで同期して開閉するようにスイッチ128および130を制御する。スイッチが閉路されると、真の入力が回路を介して出力線116および118へ送られ、保持コンデンサ132および134の電圧レベルが差の信号入力を追跡する。追跡クロック信号がスイッチ128および130を開路させると、充電された保持コンデンサは、各線の電圧レベルがスイッチの開路の直前にある時、その電圧レベルを維持する。図7aに示された短絡スイッチ122の閉路はコンデンサ132および134を接続して、この接合点に中間信号を生じる。

1つ以上の過大電圧感応要素を含む回路に対して、多くの保護回路を用いることができる。特定の用途に応じて、同じタイプの保護回路を各感応要素に対して用いることができ、あるいは異なる保護方式を異なる要素に対して用いることができる。例えば、図8 a は、それぞれ図4 a および図7 a に示された保護回路のタイプにより保護される2つの過大電圧感応サブ回路要素54および55を含む回路を示す。この回路における要素55は、単線の入力と差の出力とを持つ回路バッファ(図8 b に示される)である。


要素55からの差の出力信号線138および140で始まる回路の第2段は、図7aに関して述べた実施例の入力線50および51と同じものであり、要素54に対して第2の(および、潜在的に異なる電圧レンジの)保護を提供する。図7aの場合におけるように、要素55の出力(回路の第2段に対する入力となる)が差であるか、あるいは要素114の出力が差である限り、それらの間には関連する相違はない。

図8bは、差の出力を生じる1つの可能なバッファ回路要素の構成要素と機能を示している。アナログ入力がバッファ回路55により入力端子142(図4aに示されるように、固定端子68または他の適切な入力信号ソースに接続される)

で受取られる。この入力端子142は、トランジスタ144のベースに接続される。中間電圧が第2のトランジスタ146のベースに印加される。トランジスタ144および146のコレクタは、それぞれ抵抗148および150に接続され、そのエミッタは抵抗152に跨がって相互に接続されている。電流ソース154および156が各トランジスタに流れる電流を調整する。トランジスタ144のベースにおけるアナログ信号が第2のトランジスタ146のベースに印加された中間電圧と異なる時、電流は抵抗152に流れ始める。抵抗152に流れる電流は、定常電流ソース154に加算しあるいはこれから減算して、定常電流ソース156に対して反対のことを行い、これにより(等しい値の抵抗を仮定して)抵抗148に生じる電圧を一方向に移動させ、抵抗150に生じる電圧は同じ大きさだけ反対方向に移動する。このように、差の電圧信号がトランジスタ対のコレクタ間に生成され、線138および140に沿って送られる。


本発明の特定の実施例を示し記述したが、当業者には多くの変更例および代替例が着想されよう。従って、本発明は請求の範囲に関してのみ限定されるものとする。

[図1]




【図2】


FIG. 2 (從来技術)




[図3]



[図3]



【図4a】



[図4]






FIG. 4b

【図5】




[図6]

FIG. 6a




[図6]




【図7】

FIG. 7b




[図8]


FIG. 8b



[図7]



【図8】



【国際調査報告】

INTERNATIONAL SEARCH REPORT	International application No. PCT/US95/14158						
A. CLASSIFICATION OF SUBJECT MATTER IPC(6) :HO3K 5/153 f US CL :327/58,74; 361/88,90 According to International Patent Classification (IPC) or to both national classification and IPC							
B. FIELDS SEARCHED							
Minimum documentation searched (classification system followed by classification symbols)							
U.S. : 327/50,58,74,525,545,546,427; 361/86,87,88,90,91,93;363/16,17,95,96							
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched							
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)							
APS FOR U.S. PATENTS							
C. DOCUMENTS CONSIDERED TO BE RELEVANT							
Category* Citation of document, with indication, where app	ropriste, of the relevant passages Relevant to claim No.						
Y US,A, 5,325,258 (CHOI ET AL) 28	JUNE 1994. (SEE FIG. 1-6,and 8,						
Y US,A, 3,800,198 (GRAF ET AL) 26 2.	MARCH 1974. SEE FIG. 1-6, and 8						
	}						
*							
Further documents are listed in the continuation of Box C. See patent family annex.							
Special categories of cited documents: T later document published after the international filling date or priority date and not in conflict with the application but cited to understand the							
"A" document defining the general man of the art which is set considered principle or theory underlying the evention to be of particular relevance							
*E" curlier document published on or after the interminent filing fate "X" document of particular relevance; the chimned invention cannot be considered novel or cannot be considered to invention cannot be considered novel or cannot be considered to invention cannot be consider							
giand as makiful, the authination date of earther province or other	Y" document of particular relevance; the Children Diversion Change be						
"O" document referring to an oral disclosure, use, exhibition or other microsas	considered to involve an inventive step when the document is combined with one or enous other such documents, such combination being obvious to a pseudo skilled in the art						
'P' document published prior to the international filing data but later them 'A' document member of the name patent family the priority data claimed							
Date of the actual completion of the international search Date of mailing of the international search report							
06 FEBRUARY 1996	23 FEB 1996						
Commissioner of Patents and Trademarks	KENNETH B. WELLS The factor						
Box PCT Washington, D.C. 20231	?						
Facetimile No. (703) 305-3230	elephone No. (703)308-4809						

フロントページの続き

(81)指定国 EP(AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M C, NL, PT, SE), OA(BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AT, AU, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, ES, FI, GB, HU, JP, KP, KR, KZ, LK, LU, LV, MG, MN, MW, NO, NZ, PL, PT, RO, RU, SD, SE, SK, UA, UZ, VN (72)発明者 クロック, デービッド・ティーアメリカ合衆国ノース・カロライナ州 27358, サマーフィールド, サマーズバイ・ドライブ 7515

(72) 完明者 カットマン、ゲビン・エム アメリカ合衆国ノース・カロライナ州 27403、グリーンズボロ、ケンジントン・ ロード 117

(72) 発明者 レーン、チャールズ・ディー アメリカ合衆国ノース・カロライナ州 27410、グリーンズボロ、ジェスアップ・ グローブ・ロード 4700